台积电推出28纳米低耗电平台

2009年6月17日，台湾积体电路制造股份有限公司(TSMC)宣布成功开发28纳米低耗电技术，同时配合双/三栅极氧化层(dual/triple gate oxide)工艺，将32纳米工艺所使用的氮氧化硅(Silicon Oxynitride，SiON))/多晶硅(poly Si)材料延伸至28纳米工艺，使得半导体可以持续往先进工艺技术推进。此一工艺技术的优势还包括高密度与低Vcc_min六晶体管静态随机存取存储器(SRAM)元件、低漏电晶体管、已通过验证的传统类比/射频/电子熔线(analog/RF/electrical fuse) 元件、低电阻-电容延迟(low-RC)的低介电质铜导线(Cu-low-k interconnect)。此项成果已于今天在日本京都所举行的2009超大规模集成电路技术及元件技术研讨会(2009 Symposia on VLSI Technology and Circuits)上发表。

此外，使用28纳米双/三栅极氧化层系统单晶片技术所产出的64Mb SRAM，良率十分优异。此一SRAM的元件尺寸为0.127平方微米，具有很强的竞争力，芯片栅密度(raw gate density)高达每平方厘米390万个栅。在SRAM Vcc_min、电子熔线及类比领域的优异表现足以证明此工艺技术的可制造性(manufacturability)。

此一领先的工艺技术再次展现TSMC在低耗电、高效能工艺采用氮氧化硅/多晶硅材料，提供客户深具成本效益解决方案的承诺及能力。借由应变硅( straining engineering) 与极具竞争力的氧化层厚度最佳化的氮氧化硅材料所产出的晶体管，与前一世代的45纳米工艺技术相较，不但速度提高25~40%%，操作功耗减少30~50%%，还拥有低待机及低操作功耗的优势。

TSMC研究暨发展副总经理孙元成博士表示，此一进展要归功于客户们和台积公司的密切合作。客户需要使用28纳米技术来突破半导体应用的新范畴，而我们在创新之路上的不断精进，将有助于半导体产业的创新者所设计的最先进应用得到落实。

TSMC早在2008年9月即宣布将28纳米工艺定位为全世代(Full Node)工艺，提供客户使用具能源效率的高效能及低耗电工艺技术，并预计于2010年初开始生产。TSMC预计依照原定时程提供客户28纳米技术平台。