英特尔全球首展“10纳米”晶圆，宣示尖端制造技术

半导体晶圆制造技术竞争日趋激烈。今天（9月19日），英特尔借举办“精尖制造日”活动之机，全面展示在先进工艺领域取得的成就，宣示技术实力。除披露10纳米制程的功耗和性能最新进展、介绍22FFL工艺平台功耗和性能、揭晓10纳米FPGA产品计划等之外，英特尔还特别强调，“晶体管密度”才是衡量制程工艺领先性的首要准则，驳斥其他厂商混淆工艺技术节点的做法。

10纳米领先竞争友商“10纳米”整整一代

本次活动“主题演讲”环节，英特尔高级院士马博（Mark Bohr）介绍了英特尔10纳米制程工艺的最新细节，指出：“通过采用超微缩技术（hyper scaling），英特尔10纳米制程工艺拥有世界上最密集的晶体管和最小的金属间距，从而实现了业内最高的晶体管密度。”超微缩指的是英特尔在14纳米和10纳米制程节点上提升2.7倍晶体管密度的技术。在晶体管密度和晶体管性能方面，英特尔10纳米均领先其他厂商推出的“10纳米”整整一代，大约3年的时间。

马博还演示了他提出的晶体管密度计算公式 ，用以规范晶体管密度的通用衡量标准。目前一些厂商公司的制程节点名称并不准确，无法正确体现这个制程位于摩尔定律曲线的哪个位置。摩尔定律是指每一代制程工艺的晶体管密度加倍，纵观发展史，业界在命名新制程节点时会比上一代缩小30%%，这种线性缩放意味着晶体管密度提高一倍，是符合摩尔定律的。近来，也许是因为进一步的制程升级越来越难，一些竞争友商公司背离了摩尔定律的法则，即使晶体管密度增加很少，或者根本没有增加，但他们仍继续推进采用新一代制程节点命名。

晶体管密度是衡量制程工艺领先性的首要准则。英特尔提出的指标是基于标准单元的晶体管密度，包含决定典型设计的权重因素，从而得出一个之前被广泛接受的晶体管密度公式。

此外，英特尔还在活动现场上，全球首次公开展示了“Cannon Lake”10纳米晶圆，预计10纳米技术将于2017年下半年开始生产。

发布代工业务新策略

英特尔技术与制造事业部副总裁、英特尔专业晶圆代工联合总经理ZANE BALL介绍了系列代工技术平台，包括22纳米、22FFL、14纳米、10纳米等，市场将主要集中于网络基础设施以及移动和互联设备两大领域。在网络基础设施方面，英特尔公布了采用英特尔10纳米制程工艺和晶圆代工平台的下一代FPGA计划。研发代号为“Falcon Mesa”的FPGA产品将带来全新水平的性能，以支持数据中心、企业级和网络环境中日益增长的带宽需求。

在移动互联市场方面，英特尔全球首次展示了Arm Cortex-A75 CPU内核的10纳米测试芯片晶圆。这款芯片采用行业标准设计流程，可实现超过3GHz的性能，显示英特尔和Arm在10纳米制程合作上取得重大进展。在2016年8月于旧金山举行的英特尔信息技术峰会（IDF）上，英特尔晶圆代工宣布与Arm达成协议，双方将加速基于英特尔10纳米制程的Arm系统芯片开发和应用。

此外，英特尔还介绍了新推出的22FFL功耗和性能的最新细节。22FFL是在2017年3月美国“英特尔精尖制造日”活动上首次宣布的一种面向移动应用的超低功耗FinFET技术。22FFL是世界上第一个专门面向低功耗物联网和移动产品的FinFET技术，它基于英特尔近年22纳米/14纳米制程的生产经验，带来性能、功耗、密度和易于设计等优势，特别是将为中国带来巨大的创新机遇。与先前的22GP（通用）制程相比，全新22FFL制程的漏电量最多可减少100倍。22FFL制程工艺可提供与14纳米制程晶体管相媲美的驱动电流，同时实现比业界28纳米制程更高的面积微缩。22FFL晶圆是在本次活动上在全球首次公开亮相。

发布首款面向数据中心的64层TLC 3D NAND固态盘

英特尔还宣布了业内首款面向数据中心的64层、三级单元（TLC）3D NAND固态盘产品。该产品自2017年8月初便开始向部分顶级云服务提供商发货。到2017年年底，该产品将在更大范围内上市。

另外，马博（Mark Bohr）还介绍了英特尔一些正处于研究中的前瞻项目包括：纳米线晶体管（Nanowire Transistor）、III-V材料（ III-V Materials）、3D堆叠（3D Stacking）、高密度内存（Dense Memory）、微缩互联（Scaling Interconnects）、极紫外（EUV）光刻技术（Extreme Ultraviolet Lithography）、自旋电子（Spintronics）、神经元计算（Neuromorphic Computing）等。