英特尔“超异构计算”解读

近日，英特尔公司举办“中国媒体纷享会”。英特尔中国研究院院长宋继强在会上提出“超异构计算”的概念，受万物互联所带来的数据洪流所推动，海量数据对处理器的性能提出更高要求，且需更具有灵活性，传统上半导体公司单纯发展先进工艺制程，或者封装技术，或者改善架构设计的做法，已不足以满足用户需求，半导体的发展需要整合多个层面的技术加以应对。同时，宋继强也表示，英特尔在制程、架构、内存、互连、安全、软件等诸多层面均具有领先优势，面对海量数据处理的需要，可以提供多样化的标量、矢量、矩阵和空间架构组合，以先进制程技术进行设计，颠覆性内存层次结构提供支持，通过先进封装集成到系统中，使高速的互连技术进行超大规模部署，提供统一的软件开发接口以及安全功能。

模块级的“超异构计算”?

异构计算的概念早已有之，20世纪80年代该项技术就已经被人提出。传统上，异构计算是将CPU、DSP、GPU、ASIC、FPGA等多种不同计算单元，以及使用不同的类型指令集、不同的体系架构的计算单元，组成一个混合的系统级芯片(SOC)，以应对特定的计算用途。另有一种路径是可在PCB板上实现对不同计算单元的整合，然而这种方式无论在性能和功耗上都落后于SOC。

英特尔提出的“超异构计算”概念，在一定程度上可以理解为通过封装技术所实现的模块级系统集成，即通过先进封装技术将多个小芯片(Chiplet)装配到一个封装模块当中，既减化了SOC的复杂技术，更加灵活，又避免了PCB板级集成的性能和功耗瓶颈。

当然，模块级的系统集成也并非是首次提出，系统级封装(SIP)已经被广泛应用于消费电子当中了。但是，英特尔本次提出的“超异构计算”是以“Foveros”3D封装技术为基础。该技术在2018年底英特尔“架构日”上发布。相比SIP只能实现逻辑芯片与内存的集成，“Foveros”可以在逻辑芯片与逻辑芯片之间实现真正的三维集成，芯片面积更小，同时保证芯片间的带宽更大、速度更快、功耗更低。

活动现场，宋继强展示了英特尔计划于今年年底会发布的Lakefield芯片结构图，采用“Foveros”封装，在逻辑处理器层中，集成了两种不同的10纳米计算内核，一颗10nm高性能Sunny Cove处理器和4颗10nm凌动处理器，同层还集成了GPU和其他加速器芯片。在逻辑处理器层之上则堆叠了DRAM内存芯片，下层堆叠了Cache缓存及I/O芯片。这些芯片的类型不同，采用的工艺也有所不同，既有10nm工艺，也有14nm或者其他工艺节点。它通过三维空间堆叠封装，既提高了晶体管密度，也具备多功能集成特性，为计算力带来大幅提升。

当然，英特尔提出的“超异构计算”创新之处并不仅局限于3D封装这一个层面。事实上，宋继强特别强调了英特尔在制程、架构、内存、互连、安全、软件等多个层面均具有领先优势。“超异构计算”的实现是建立在整合其多层面技术优势基础上的。

首先是架构创新。“未来十年我们认为架构创新会是创新的主要驱动力，会带来指数级的扩展效应。”宋继强强调架构创新的重要性。近年来，由于处理器基本都采用多核方案，总线和内存墙成为提升处理器速度的主要限制，优化的架构处理数据、访问内存机制，甚至是在芯片架构里放入内存，架构创新可以大幅改善系统性能。

另外，英特尔将DRAM、NAND Flash和傲腾技术相结合，在缓存和DRAM之间，DRAM存储之间插入第三层，填补内存层级上的空白，使存储结构间的过渡更加平滑，对于提高系统性能非常有利。至于互连方面，英特尔可以提供全面的互连产品，包括在祼片间实现互连，为大规模的异构计算提供了基础。在安全方面，英特尔可以在硬件层级给出完整的安全技术方案，提供端到端的安全性保障。在软件方面，英特尔创建了统一的软件架构，可进一步简化并延伸整个堆栈中的应用开发。

总之，英特尔正在为“超异构计算时代”的到来做出准备。

从PC到以数据为中心

英特尔之所以会提出“超异构计算”概念，与其当前启动的“数据为中心”转型一脉相承。作为PC时代的霸主，随着移动智能时代的到来，不可避免面临战略重心转移的挑战。因此，在前任CEO布莱恩·科再奇时期，英特尔便提出了从晶体管为中心到数据为中心的转型。近年来，英特尔整合并购动作不断，正是为了构建端到端的数据处理能力。“超异构计算”也正是“数据为中心”战略的一环。

英特尔这种体量的超大型公司要想实现转型绝不容易，目标市场必须具有足够的容量，否则无法容纳每年高达700亿美元规模的企业营收。不得不说，英特尔选定的目标市场具有前瞻性。根据IDC估计，在5G通信与人工智能的推动下，数字经济已经向社会全面渗透，从2015年到2025年，全球数据量以25%的年复合增长率攀升。到2025年，全球产生的数据量将达到175ZB，全球智能互联网设备2025亿部。

“所以说数据就是未来石油。我们面临3000亿美元规模的市场。”英特尔公司全球副总裁兼中国区总裁杨旭表示。2018年英特尔营收达到708亿美元，其中48%来自于数据中心的业务，占比将近一半。而按杨旭的说法：“这就意味着，还有2300亿美元的空间可以发展。”。

然而，对数据实施有效地处理，并不如想象当中那样简单，未来的数据不仅海量，而且数据形态也有着极大不同：有传统的数据，有未来的AI数据，还有来自于神经拟态计算的数据，还有未来的量子计算数据，所以需要的计算能力也不相同。这就要求芯片具备的处理能力根据不同数据形态有所不同，从处理到传输、再到存储都需要有更多的创新和革命。

宋继强列举了四种不同的数据类型：标量、矢量、矩阵和空间数据。其中CPU善长处理标量数据，GPU善长处理矢量数据，GPU或者专门的AI处理器善长处理矩阵数据，而FPGA可用于空间数据的处理。面对未来的数据洪流，半导体公司单纯发展先进工艺制程，或者封装技术，或者改善架构设计的做法，均不足以满足用户的需求，半导体的发展需要整合不能层面的技术加以应对。单一因素不足以满足多元化的未来计算需求。这是英特尔提出“超异构计算”的主要原因，同时亦向外界宣示其在数据处理能力上的领先优势。

继续“挤牙膏”?

从英特尔此次提出“超异构计算”的做法当中，还可以得出另一个解读，即英特尔在工艺演进上仍未改变以往采取的“挤牙膏”式做法。

台积电2018年7nm工艺实现量产，晶体管密度达到了每平方毫米近1亿个晶体管的程度。据媒体报道，华为麒麟980采用台积电7nm工艺代工，晶体管密度达到0.93亿个/mm²。三星7nm为平方毫米1.0123亿个。而台积电今年计划采用极紫外光(EUV)技术生产的7nm+计划，晶体管密度将进一步提升。

英特尔虽然表示10nm将会于2019年年底推出，但在晶体管密度上，与台积电和三星相比已经较难再如以往般保持领先优势。如今，从英特尔开始大谈3D封装，淡化工艺演进的做法来看，英特尔在先进工艺上仍将继续采取“挤牙膏”的策略。虽然预计2019年将会量产10nm。但是，下一代7nm恐需耐心等待了。