中国工程院院士吴汉明：后摩尔时代创新空间和追赶机会大

“后摩尔时代的产业技术发展趋缓，创新空间和追赶机会大。”在6月9日于南京拉开帷幕的2021世界半导体大会上，中国工程院院士、浙江大学微纳电子学院院长吴汉明发表了题为“后摩尔时代的芯片挑战和机遇”主题演讲。在演讲中，他分析了目前芯片制造领域存在的挑战以及后摩尔时代将为产业发展带来的机遇。

芯片制造工艺面临三大技术挑战

芯片制造工艺在技术层面上面临三大挑战。吴汉明在此次演讲中表示，精密图形是芯片制造工艺的基础挑战。当波长远大于物理尺寸时，物理尺寸的投影会非常模糊，这是人们在中学学到的光学知识。但现在，集成电路的光刻工程师却能用193纳米的光源曝光出几十纳米的图形，突破了光学的限制。

新材料是芯片制造工艺的核心挑战。本世纪以来，已有60多种新材料陆续进入芯片制造领域，支撑摩尔定律向前发展。在这个过程中，每种材料需经历数千次工艺实验。吴汉明谈道，如果没有新材料，芯片制造的相关技术就无法继续发展。他表示，即使人们能把芯片的尺寸做得很小，但是芯片的性能却无法提升，因为性能的提升主要依靠新材料。“硅、铜等材料能使32纳米芯片的性能得到70%的提升，这一类的技术提升完全是靠新材料的支撑。”吴汉明说道。

良率的提升是芯片制造工艺的终极挑战。吴汉明指出，只有量产且通过一定良率的工艺才能被称为成熟的成套工艺。“良率的提升是所有芯片制造企业最头疼、最艰难的挑战。”吴汉明在演讲中说，“不管先进工艺做得多好，良率上不来，这个工艺就算不上成功。”

后摩尔时代的芯片技术趋势

随着“正常运转”了半个世纪的摩尔定律渐渐失效，后摩尔时代已经悄然而至。

吴汉明在演讲中表示，在后摩尔时代的发展过程中，高性能计算、移动计算、自主感知是三大驱动力，这三大驱动引领着技术研发的八个主要内容，分别是逻辑技术、基本规则缩放、性能-功率-尺寸（PPA）缩放、3D集成、内存技术、DRAM技术、Flash技术和新兴非易失性内存技术。三大驱动下要达成的目标是，PPAC（性能、功率、面积、成本）在2～3年内有一定的提升，提升幅度的范围在15%～30%之间。

现阶段，先进制程的研发已经开始陷入瓶颈，成熟制程存在巨大的市场空间。吴汉明指出，在去年集成电路的产品中，10纳米节点以下的先进产能占17%，83%的市场都被相对成熟的技术节点占据。吴汉明表示，在高度重视前沿技术的同时，也要高度重视成熟制程所占的创新空间份额，成熟制程的发展空间很大。

“后摩尔时代给追赶者机会。”吴汉明在演讲中提到，既然先进工艺的研发之路很难走，那么包括设计公司在内的业界用户就更应该关心系统性能。“成熟工艺+异构集成”同样可以大幅增强产品性能。吴汉明表示，目前国内有一家新创立的公司采用40纳米工艺，通过异构集成提升了性能，用比较成熟的工艺做出了比较先进的系统。在吴汉明看来，这代表着后摩尔时代的技术延伸和发展方向。