Synopsys成功完成台积公司7纳米FinFET制程IP组合的投片

用于台积公司7纳米制程技术的DesignWare 基础及介面IP能加速移动、车用及高效能运算SoC的上市时间

亮点：

• 针对台积公司7纳米制程，新思科技已成功完成DesignWare 介面PHY IP的投片(tapeout)，包括USB 3.1/2.0、DisplayPort 1.4、PCI Express 4.0/3.1、 DDR4、MIPI D-PHY、以太网络及 SATA 6G;另外，LPDDR4x、HBM2 和MIPI M-PHY的投片也正进行中

• 针对台积公司7纳米制程所进行的DesignWare基础IP投片，内容包含逻辑库、嵌入式记忆体及高效核心(High-Performance Core，HPC)设计套件

• STAR记忆体系统解决方案让7纳米记忆体的测试与修复更有效率，而STAR阶层系统(Hierarchical System)可自动进行SoC层级测试

新思科技今日宣布针对台积公司7纳米制程技术，已成功完成DesignWare®基础及介面PHY IP组合的投片，其中包括逻辑库、嵌入式记忆体、嵌入式测试及修复、USB 3.1/2.0、USB-C 3.1/DisplayPort 1.4、DDR4/3、MIPI D-PHY、PCI Express® 4.0/3.1、以太网络及SATA 6G。其他DesignWare IP，包括LPDDR4x、HBM2和MIPI M-PHY，预计于2017年完成投片。与16FF+制程相比，台积公司7纳米制程能让设计人员降低功耗达60%%或提升35%%的效能。通过提供针对台积公司最新7纳米制程的IP组合，新思科技协助设计人员达到移动、车用及高效能运算应用在功耗及效能上的要求。

台积公司设计基础架构行销事业部资深协理Suk Lee表示：「过去十多年来，新思科技一直与台积公司保持密切合作，针对台积公司不同阶段制程开发出高品质IP。针对台积公司7纳米制程，新思科技成功完成DesignWare 基础及介面IP组合的投片，显示新思科技在IP领域的领导地位，其所开发的IP能协助双方客户透过台积公司制程技术，达到在功耗、效能和晶片面积等方面的提升。」

新思科技IP暨原型建造行销副总裁John Koeter指出：「身为实体IP领导厂商，新思科技成功地在FinFET制程完成超过100次投片。我们致力于投资开发应用于最先进制程的IP，协助客户实现必要功能并设计出具市场区隔的SoC。针对台积公司7纳米制程，我们成功完成DesignWare 基础及介面IP组合的投片，让设计人员有信心在整合IP与SoC时能大幅降低风险，并加速专案时程(项目进度?)。」

上市时程

用于台积公司7纳米制程的DesignWare 基础及介面IP组合已经上市;STAR 记忆体系统解决方案已可用于所有台积公司制程技术。