硅材料降价 18英寸线需求放缓?

最近，随着英特尔、台积电、三星三大巨头公司分别宣布入股半导体设备制造商ASML，拉开了向新一代基于450毫米(18英寸)、远紫外线光刻IC技术节点进军的大幕。四强联合，进行新一代IC技术的开发，以加快远紫外线光刻机设备的实用化步伐，这本来是一个具有开创全球半导体合作新模式的典范，然而，这次合作由于时机不对有可能使18英寸IC线或最终变成鸡肋。风险将可能不是来自于合作模式本身，而更可能是来自于半导体材料的降价趋势、3D IC技术成熟等其他方面的挑战。

投资回收期将大于14年

18英寸技术节点总投资额预计将达150亿美元左右，其投资回收时间将比14年更长。

据Chipworks的投资分析，在12英寸晶圆技术节点阶段，从研发到量产的投资总额是120亿美元，投资回收期需要14年;而18英寸技术节点从研发到量产的总投资额预计将达到150亿美元左右，其投资回收时间也将会更长。

据报道，ASML制定了向新一代远紫外线光刻机设备和450mm晶圆工艺进军的详细路线图(Roadmap)，根据ASML的技术路线图，18英寸、远紫外线光刻IC技术的量产时间将在2018年。由于研发耗资巨大，ASML计划出售其25%%的股份并于今年7月特意向英特尔、台积电、三星三大半导体厂家发出邀请，邀三大巨头一起进行新技术节点的联合开发。

目前，Intel决定出资31亿美元收购ASML 15%%的股份，台积电投入8.38亿欧元取得ASML公司5%%的股权，三星出资5.03亿欧元购入ASML公司3%%的股权，三家公司同时还另外出资10亿美元、2.76亿欧元、2.76亿欧元支持ASML的新一代光刻机研发。据报道，目前三大巨头的这笔投资对ASML来说还不够，ASML还需要物色其他的投资者，向其他半导体公司发出邀请及出售其余2%%的股份。

硅材料降价或影响晶圆变大

当高纯硅材料不再成为最主要成本构成后，IC生产线向更大尺寸的发展趋势或受影响。

为什么IC的晶圆会越做越大，从起初的3英寸、4英寸到6英寸、8英寸、12英寸，现在又马不停蹄地向18英寸前进呢?其主要原因是由于市场上硅材料价钱很贵，通常每公斤可达数百美元。由于单个IC芯片中所包含的晶体管数量越来越多，IC芯片的面积越来越大，而采用更大的晶圆对于像CPU、存储器这样面积尺寸较大的IC产品，其晶圆的有效利用面积会多些，这样可以有效提高硅材料的利用率，显著地降低硅材料成本。

然而，现在这一基本前提将可能很快不再有效了。由于越来越多的厂家已经开始掌握高纯硅材料的生产与提纯技术，硅材料降价趋势已成必然。目前，半导体器件生产中所用到的纯度为11～12 个“9”级的硅材料价格也已经从几年前的600美元～800美元/公斤降到了目前的80美元/公斤左右。

历史上曾经出现过铝器皿贵过黄金器皿的现象，这一幕会否在硅材料与铜、铁等材料之间再次发生呢?这种情况虽然目前仍然难以预料，但我们可以推断，地球上的硅资源本来就多于铁资源、铜资源，随着今后更多的厂家掌握了硅材料的提纯和生产技术，以及更为先进的、新的硅提炼技术的成熟，硅材料大幅度降价已经成为大概率事件。

按照ASML 的路线图，18英寸IC生产线的量产时间预计在2018年，这期间还有数年时间，高纯硅材料的价格随着先进技术的普及还在不断下降中，当其不再成为IC生产中的最主要成本构成后，IC厂家花巨资开发和购买更大尺寸的IC生产设备的前提条件将不再成立，IC生产线继续向更大尺寸的发展趋势最终会终止。

但晶圆尺寸增长止步将不会影响IC制造技术继续向更小线宽发展的趋势，单个IC芯片中所包纳的晶体管数量将仍然会按照摩尔定律继续增长，即每过18个月数量将翻一倍，这一趋势不会改变。

3D堆叠IC制造另辟蹊径

用3D堆叠和硅通孔的工艺和封装方法，更加适应于今后SoC技术的发展趋势。

3D堆叠IC的新型封装技术在近年来取得了长足发展，将成为终结晶圆尺寸增大的又一原因。据报道，真正的3D IC量产将在2013年开始，这将是IC制造领域的一次真正革命。

过去由于用在3D IC堆叠封装的材料散热性达不到要求，采用了3D IC封装后，IC工作温度过高，致使IC的性能稳定性打了折扣。现在这些问题已经基本被攻克了，已经有多家公司推出了采用3D堆叠技术的IC产品了。如 IBM、格罗方德、Micron、英特尔、三星、台积电等均已经开始全面、系统地在开发适用于量产的3D IC堆叠制造技术，预计大规模的3D堆叠类型IC产品将从2013年开始陆续上市。

IC设备厂商也已经推出了多种应用于8英寸晶圆上的3D IC制造设备和封装设备。

全球主要半导体组织都在全力推进3D IC的各种标准。国际半导体设备材料产业协会成立了4个致力于3D IC标准制定的工作小组。其3DS-IC标准委员会包括SEMI会员格罗方德、HP、IBM、英特尔、三星等。半导体制造联盟成立了3D芯片设计中心，成员包括Altera、ADI、LSI、安森美、高通等。Sematech联盟还建立了一条300毫米的3D IC试产线。

据分析，当单个IC 的平面面积大于两平方厘米后，其各功能区和晶体管之间的连线平均长度要比用3D多层布线的连线长度至少长10倍以上，信息传递的延迟时间自然就长很多，这会极大地降低整体IC的运行速度和性能。而用3D布局布线方法，将单个芯片划分成几个小区域进行流片，然后用3D堆叠和硅通孔的工艺和封装方法进行“组装”，可以大规模地减少平均连线长度，降低信号延迟时间，提高IC的性能，而且更加适应于今后SoC技术的发展趋势。

但也许目前这些采用3D 堆叠和硅通孔的工艺和封装方法制造的IC也只是一个过渡方法，目前已经开始崭露头角并日益进入实用化的3D打印制造技术才是未来最终的3D IC制造方法。而这些方法都可以从根本上提高单位体积中的晶体管数量，而无须进一步沿着晶圆不断增大的方向去发展。